职责：

负责算法到RTL的代码实现,根据功能模块的定义,并完成设计文档;负责FPGA验证平台环境的建立以及功能验证;配合系统软件开发人员完成底层驱动开发。

要求：

硕士以上学历,微电子学、通信、电子及计算机相关专业;三年以上使用Verilog语言进行电路设计经验,掌握VCS, Design Compiler, Prime Time等EDA工具;熟悉ASIC设计开发流程,具有功能验证,时序分析的相关经验;熟悉Altera/Xilinx FPGA及其设计开发工具,能够对数字代码进行FPGA的验证;熟悉ARM体系架构,有过大规模SOC项目设计经历优先考虑。

一家具备芯片和传感器材料合成、芯片设计、制造、封装和测试全方位能力的公司,是先进传感器及MEMS模组的物联感知系统解决方案的服务商,每年快速递增几百项相关专利技术,致力于民用航空、能源、交通及工业设备的控制与监测,打造了材料——感知——网关——云平台——应用一体化的系统解决方案。公司总部座落于厦门市观音山商务区。

工作地点:北京、福建泉州

联系人:李老师 18611863075(微信同)

欢迎自荐或推荐!